股票配资平台推荐1103 的内部架构从技术角度看

1966年，罗伯特·登纳德（1932年9月5日—2024年4月23日）在IBM托马斯·沃森研究中心工作期间，首次提出通过单个金属氧化物半导体（MOS）晶体管和电容器组合的结构（1T/1C）存储二进制数据。这项突破性技术解决了当时存储器速度慢、占用芯片面积大的问题，奠定了现代DRAM的技术基础

1970 年，英特尔 1103 成为首款商业成功的 DRAM 芯片，也是半导体存储器首次在价格、密度和逻辑级兼容性等核心指标上超越磁芯存储器。

20 世纪 70 年代初，大多数数字系统仍在使用磁芯存储器 —— 由手工布线的铁氧体环构成的密集网格。尽管磁芯存储器能够工作，但其体积庞大、成本高昂且制造过程高度依赖人工。若半导体存储器想要取而代之，必须在性能上比肩磁芯存储器，同时在成本上实现超越。

这正是 1970 年 10 月发布的英特尔 1103 的使命。该芯片由英特尔与霍尼韦尔的比尔・雷吉茨（Bill Regitz）和鲍勃・普罗布斯特（Bob Proebsting）合作开发，基于三晶体管（3T）动态单元设计，通过权衡复杂度和面积来提升可制造性。其首发价格仅 60 美元（约合每比特 1 美分），显著低于磁芯存储器。随着良率提升，到 1973 年单芯片成本降至约 4 美元。

英特尔 1103 的陶瓷封装版本 C1103。图片（修改版）由托马斯・阮（Thomas Nguyen）提供，基于维基共享资源（CC BY-SA 4.0）

尽管起步艰难，1103 仍成为首款广泛应用的半导体 DRAM，也是首个在技术和商业可行性上对磁芯存储器形成实质性挑战的产品。到 1971 年，它已成为全球最畅销的半导体存储芯片。两年内，18 家主要计算机制造商中有 14 家 —— 包括惠普、DEC、霍尼韦尔和 CDC—— 采用了该芯片。

1103 的性能并非出类拔萃，但对许多逻辑级应用而言已足够快，尤其在小型机和大型机系统中。设计师们虽不钟爱它，却因经济因素而广泛使用。

1103 的内部架构

从技术角度看，即便以 1970 年的标准衡量，1103 也不算激进。它采用 18 引脚双列直插封装，基于 8 微米 p-MOS 硅栅工艺，集成 1024 位（1024×1）存储单元。每个存储位的核心是三晶体管动态存储单元：结构简洁紧凑，在搭配高性能读出放大器时速度足够。

内部存储阵列按 32×32 位组织，芯片使用 32 个读出放大器一次读取或刷新一整行数据。为刷新整个存储器，系统需每两毫秒访问全部 32 行。实际应用中，许多设计师采用突发刷新策略，通常一次性读取整个阵列，以在刷新窗口内重置所有动态单元。

英特尔 1103 的 DRAM 存储单元。图片由 Chrihern 提供，基于维基共享资源（CC BY-SA 3.0）

原生 1103 的 I/O 并不兼容 TTL 电平，它使用更高电压（约 16 伏），且对时钟时序、芯片使能重叠以及建立 / 保持时间裕量要求苛刻。这意味着需要在外部添加刷新逻辑，虽然增加了控制器设计的复杂度，但仍比管理磁芯存储器的读破坏操作和庞大物理空间更为简便。

这些特性使得 1103 在未添加缓冲器或接口电路时难以与标准逻辑集成。尽管如此，其逻辑兼容性、可扩展性和可制造性仍使其超越磁芯存储器，成为首批真正适用于系统内存的 DRAM 之一。

设计师又爱又恨的芯片

1103 的早期采用者对其又爱又恨：时序要求严苛、建立保持裕量狭窄、刷新机制严格，控制信号稍有偏差就可能导致数据损坏。正如英特尔销售经理 A.C. “迈克”・马库拉（A.C. "Mike" Markkula）在 1973 年所言：“他们讨厌它，但又离不开它。” 这句话道尽了 1103 的缺陷与不可抗拒的吸引力。

英特尔最初的硅片还面临良率问题，芯片在实现大规模稳定生产前经历了多次掩膜修订（即“迭代”）。据后续回顾，直到第五版掩膜设计，1103 才实现可靠的规模化出货。为降低集成难度，英特尔推出了 1103A，其改进了时序裕量，集成片上地址缓冲器，降低功耗，并实现了 TTL 兼容的输入输出。